和你讲讲芯片的制程：数字真的越小越好吗？

发表时间：2020-05-16 11:00:25 作者：编辑部 来源：游戏王国 浏览：次

在上一篇文章中，小编为您详细介绍了关于《美国区苹果在线商店：HomePod一直是缺货状态》相关知识。本篇中小编将再为您讲解标题和你讲讲芯片的制程：数字真的越小越好吗？。

无论你购买电脑还是手机，在介绍硬件陈列各种性能的时候，有一个参数会被经常提及，那就是制程。这个以纳米为单位的数字已经逐渐从两位数迈向一位数发展，但我们除了知道更小的数字意味着更先进的工艺，可能伴随而来的是更好的能耗之外，其实我们并不清楚制程究竟是什么，这个数字真的是越小越好，或者说这个数字是永无止境的继续发展下去吗？看完下面的介绍，相信你会找到答案的。

要想理解 “制程”这一个概念，要先知道芯片的组成单位——晶体管。在晶体管结构中，电流从Source（源极）流入Drain（漏级），其中Gate（栅极）相当于闸门，主要负责控制两端源极和漏级的通断。由于在这个过程中难免电流会出现损耗，而栅极的宽度则决定了电流通过时的损耗，表现出来就是芯片工作时会产生的发热和功耗，宽度越窄，功耗越低。而栅极的最小宽度（栅长），就是我们常说的多少nm工艺中的数值制程的数值，它决定着电流通过时的损耗。

芯片本质上是一个集成电路，制程工艺越小，在同样面积上集成的电路越复杂，电路的性能就越强。这个收益放到手机上更为明显，由于手机在追求轻薄的同时，实现能效的最大化，所以处理芯片的制程工艺当然是越小越好。其实除了能耗以外，更小的制程意味着在同等的单位尺寸中可以塞入更多的晶体管，而作为运算芯片的基本组成部分，更多的晶体管数量显然能够提供更好的性能，毕竟芯片不能做到无穷大。

其实除了能耗以外，更小的制程意味着在同等的单位尺寸中可以塞入更多的晶体管，而作为运算芯片的基本组成部分，更多的晶体管数量显然能够提供更好的性能，毕竟芯片不能做到无穷大。而且由于单一芯片的面积越小，同一块晶圆可以切割出更多的芯片，制造商的制作成本也相应降低。

所以简单概括就是，更小的制程是硅芯片发展的方向，得益于更小的制程可以实现更少的发热和更好的能耗比，而且在完成初期投入之后，也能带来制造成本的降低。

既然制程越小越好，那对于制程的追求是永无止境的吗？答案当然是否定的，各家厂商都在面临着晶体管内的电流泄露问题和光刻机等挑战。

首先是电流泄露问题，上面已经介绍过晶体管的工作流程，而当制程越来越小，即便是在不增加电压的情况下也会有微弱的电流通过栅介质，而一旦电路泄露，将直接增加芯片的功耗，为晶体管带来额外的发热量。同时，电流泄露导致电路错误，信号模糊。为了解决信号模糊问题，芯片又不得不提高核心电压，功耗增加，陷入死循环。因而，漏电率如果不能降低，CPU整体性能和功耗控制将十分不理想。

同时，当晶体管的尺寸缩小到一定程度，目前业内认为小于10nm之后，芯片会产生量子效应，这时晶体管的特性将很难控制，芯片的生产难度就会成倍增长。为了解决这样的困境，制造厂商们也不断提升自己的工艺技术。目前常用的主要有FinFET和FD-SOI技术。

FinFET（Fin Field-Effect Transistor）称为鳍式场效应晶体管，是一种新的晶体管，称为CMOS，这项技术是把芯片内部平面的结构变成了3D，把栅极闸门设计成了像鱼鳍般的3D结构，把晶体的厚度变薄，这样额设计能够很好地接通和断开电路两侧的电流，大大降低了芯片漏电率高的问题，而晶体管空间利用率也得到了大大的增加。

而经历了14/16nm工艺节点后，FinFET技术目前也存在着不少的瓶颈，而各大晶圆厂都在研究心得FD-SOI（全耗尽绝缘体硅）工艺、硅光子技术、3D堆叠技术等寻求突破。而FD-SOI与FinFET最大的不同在于，前者更加注重晶片底衬的设计。通过在硅晶体管之间加入绝缘体物质，可以降低晶体管之间的寄身电容，而且在设计和制造方面，FD-SOI也相对更加简单。