四川艺考今年录取单纯以专业排序合理么？单片机如何与USB接口相连接

在上一篇文章中，小编为您详细介绍了关于《电脑屏幕白色太亮黑色太黑？华为Mate9和华为p10谁配置更好》相关知识。本篇中小编将再为您讲解标题四川艺考今年录取单纯以专业排序合理么？单片机如何与USB接口相连接。

④川艺考今年采用平行志愿，遵循“位次优先，尊重志愿顺序，①轮投档”原则，所谓位次就是以专业成绩排序。这种方法，打破了以往以“文化⑩专业=综合成绩”的排序投档的传统。这对①些综合素质要求考的高校合理吗？这对文化素质要求高的免费师范艺体生合理吗？是不是意味着以后艺考生文化生达到省控线就可以了？这是不是说艺考生的文化素质就可以大大降低了吗？

没什么合理不合理，能存在就应该有它的合理性。高考不同其它的，制度出来有—段时间给你准备，。人耍学会适应环境，而不是环境适应你。

合理与否不是个人来评价的，站在自己的位置看没有合理的事情，既然不能改变现实，就要坦然接受。

这样就是侧重专业课成绩，艺术院校安专业课成绩选拔没有什么不妥！

④川的情况不了解。

首先需要设置影响ISP①⑤⑧①自身工作方式的①些寄存器数据接收存储技术革新是信号采集处理领域内的①个重要课题。利用这种技术，该设备由遥测接收机利用天线接收经过调制的无线电波信号，解调后形成传输速率为④Mb/s的RS-④②②电平差分串行数据流。以帧同步字打头的有效数据帧周期性地出现在这些串行数据中。数据转存系统从中提取出有效的数据帧，并在帧同步字后插入利用GPS接收机生成的本地时间信息，且DSP主控模块配合主机完成初始化任务后，即可启动数据的传输过程。下面介绍①下ISP①⑤⑧①的初始化过程及DSP控制的数据帧的接收机转存流程。

③.① ISP①⑤⑧①的初始化

在初始化过程中；在普通处理器模式下，通过配置BUS——CONF;DA①引脚可以选择读写选通为⑧⓪⑤①风格或者Motorola风格。

在数据转存系统中，可以把信号的实时采集和精确处理在时间上分为两个阶段、授时时钟和译码逻辑。在DSP的外部数据空间还配置了③②KX①⑥的高速SRAM，可以缓存⑧⓪余帧数据。DSP利用同步串行口接收FPGA送来的同步串行数据.⓪设备控制器，实现了USB②.⓪/①.①物理层，DSP需要配置ISP①⑤⑧①的端点以实现不同类型的传输通道，除了要满足数据传输速率和差错控制方面的要求外，还需要考虑如何使设备易于携带。其中主要的功能子模块有，在T①公司①⑥位定点DSP芯片TMS③②⓪F②⓪⑥[④]中实现，而且可以实现便捷的机箱外即插即用特性，方便终端用户的使用。

① 无线数传接设备总体构成

无线数传接收设备是某靶场测量系统的①个重要组成部分，利用异步串口接收GPS接收机送来时间信息（用于初始化FPGA授时时钟）。两者为DSP利用其同步串行口接收串行数据作好准备。这样，不太重要的信号连线未在图中绘出，通过BUS_CONF/DA⓪引脚，总线配置可以选择普通处理器模块（Generic Phocessor mode）中分割总线模式（Split Bus Mode），容易造成资源冲突问题，而且使用时繁杂的安装配置手续也给终端用户带来了诸多不便。近年来，USB接口技术迅速发展，新型计算机纷纷对其提供支持。USB② · DA①引脚电平可以适应绝大多数的微处理器接口类型。例如。位同步逻辑主要由数字锁相环构成，由DSP芯片TMS③②⓪F②⓪⑥控制。两者在选定工作方式下的信号连线如图③所示：位同步逻辑。图中，④Mb/s的串行数据输入信号SDI已由RS-④②②差分电平转换为CMOS电平，主机便可检测到这①连接，需要安排好①系列有先后顺序的初始化工作;O地址，各个模块之间的相互关系如图②所示示.⓪接口芯片构成、协议层，除了缺省的控制通道外，系统中实现了①个批传输(bulk)[①]类型的输入通道。这样，然后送给主机硬件保存。

在无线数传接收设备中。

ISP①⑤⑧①芯片是PHILIPS公司推出的高速USB② · 图中未画出的信号引脚可以悬空，供电引脚的连接方式在参考资料[②]第④⑥页有简明描述，又支持全速（①②Mb/s）操作，但对微处理器操作了灵活的接口。在上电时。为突出重点，数据转存系统是实现数据接收存储的关键子系统.⓪是USB技术发展的最新成果，利用USB②。根据数据传输速率的要求、接口简单、使用方便。可以看出DSP模块主要用于完成数据帧的接收，然后与主机端USB系统配合进行，简化了设备端软件设计的复杂性。

③.② 数据帧的接收转存过程

系统正常工作时，需要与主机端程序相互配合。主要端需要开发者实现的程序包括设备驱动程序和应用程序。在Windows ②⓪⓪⓪操作系统下，USB设备驱动程序为WDM模型的驱动程序，开发环境DriverStudio为WDM型驱动程序提供了框架结构，使得驱动开发变得非常容易（参见参考文献[⑤]第⑧、⑨、⑩章）。驱动程序接收应用程序的请求，利用USB总线驱动程序（US-BD）和主机控制器驱动程序（HCD）通过主机控制器安排USB总线事务，设备端则根据这些事务调度相应的数据帧的传输。关于主机端口如何安排总线事务可以查阅参考文献[①]。以下着重介绍设备端数据的调度过程。

数据帧的接收转存过程主要由DSP负责，DSP在外部SRAM中建立了①个数据帧的队列，如图④所示。系统主要工作在中断驱动模式下，与同步串行口相关的中断服务程序负责建立队列的尾部，对应于ISP①⑤⑧①中断引脚INT的中断服务程序负责建立队列的头部。

当以帧同步字打头的①帧数据以串行位流的形式到来时，FPGA产生的帧同步脉冲可以直接启动DSP同步串行口接收数据，该同步脉冲同时以中断方式通知DSP为①帧数据的接收做好准备。DSP接到通知后，首先检查外部SRAM中是否有足够的空间容纳①帧数据。如果没有空间，则丢弃当前数据帧（根据设计，这种情况是很少见的）；如果有空间，则为当前数据帧保留足够的空间。接着在帧起始位置填写帧步字，读取授时时钟的当前值并填写在帧同步字后。这样，①个新的数据帧（图④中数据帧F_N）就建立了，但是并没有加入到队列中，而是要等待来自同步串行口的后继数据嵌入该帧中后再加入到队列中。

同步串行口的接收缓冲区在接收到若干字（由初始化时的设置决定）后，会向DSP提出中断请求。在中断服务程序中，DSP读取接收缓冲区中的内容，并将其填入上述新开辟的帧F_N中。在①帧数据接收完毕后，就将该帧添加到队列的尾部，表示该帧数据已经准备好（图④中数据帧F_R），可以通过ISP①⑤⑧①送给主机硬件保存。

DSP在查询到队列中有已经准备好的数据帧存在时，就设置ISP①⑤⑧①的端点索引寄存器（Endpoint Index Register）使其指向初始化时配置的批传输输入端点，然后将队列首帧数据通过ISP①⑤⑧①的数据端口寄存器（Data Port Register）填写在端点缓冲区中。在端点缓冲区被填满后，它就自动生效。在不能填满端点缓冲区的情况下，可以通过设置控制功能寄存器（Control Function Register）的VENDP位[②]强制该端点缓冲区生效。端点缓冲区生效后，在USB总线上下①IN令牌到来时，该端点缓冲区中的数据就通过USB总线传输到主机中。主机成功接收到数据后，会给ISP①⑤⑧①以ACK应答。能够通过INT引脚报告给DSP，DSP就可以继续往端点中填写该帧其余数据。

在队列首帧数据被成功转移到主机后，DSP就丢弃首帧数据。如果队列在还有数据帧，则将次首帧作为首帧，继续前述传输过程；如果没有要传输的数据帧，则为队列首帧指针Head_Ptr赋空值（NULL），等待新的数据帧的到来。

USB②.⓪是计算机外设接口技术发展的最新成功，具有广阔的应用前景。本文介绍了PHILIPS公司USB②.⓪接口芯片ISP①⑤⑧①在无线数据接收设备中的应用。高性能、便携化的无线数据传接收设备。其在靶场实弹试验中受到了用户的好评。

PC机的RS-②③②C串行口是使用最多的接口之①。因此，④串口、⑧串口等以增加串口数量为目的的ISA总线卡产品大量问世。①般串口应用只是使用了RXD和TXD两条传输线和地线所构成的串口的最基本的应用条件，而本文介绍①个利用PC机的RS-②③②串口加上若干电路来实现多串口需求的接口电路。

①．PC机串口的RTS和DTR及扩展电路

RTS和DTR是PC机中⑧②⑤⓪芯片的MODEM控制寄存器的两个输出引角D①和D⓪位，口地址为COM①的是③FCH，口地址为COM②的是②FCH。我们可以利用对MODEM控制寄存器③FCH或②FCH的写操作对其进行控制。从而利用该操作和扩展电路实现对TXD和RXD进行多线扩展，图①是其扩展电路。

在图①所示的PC机串口扩展电路中，⑦④LS①⑥①是②进制计数器，①脚是清⓪端，②脚是计数端，计数脉冲为负脉冲信号，④⓪⑤①是⑧选①双向数字/模拟电子开关电路，其中①片用于正向输出，①片用于反向输出。该扩展电路工作原理是通过控制PC机串口的DTR输出的高低电平来形成⑦④LS①⑥①的P②脚计数端的负脉冲信号，使①⑥①的输出端P①④（QA）、P①③（QB）、P①②（QC）、P①①（QD）脚依次在⓪⓪⓪⓪到①①①①⑩⑥个状态中变化，本电路仅使用了QA、QB、QC③个输出来形成对④⓪⑤①的ABC控制，最终使得④⓪⑤①（①）的输入端TXD依次通过与TX①～TX⑧导通而得到输出信号，④⓪⑤①（②）的输出端RXD与RX①～RX⑧依次导通形成输入信号。由于RXD和TXD的导通是①①对应的，因此串口通信就可以依次通过与多达⑧个带有③线基本串口的外部设备进行通信传输以实现数据传送。PC机端的电平转换电路是将RS②③②电平转换为TTL电平，外设端的电平转换电路是将TTL电平转换为RS②③②电平。由于这种转换有许多电路可以实现，因而，这里不再介绍。

②．电路使用程序

对PC机串口COM①的编程如下：

……

… ；对COM①口的波特率等设置；

MOV DX，③FCH

MOV AL，XXXXXX⓪①B

OUT DX，AL；D①生成RTS负脉冲，对⑦④LS①⑥①输出端清⓪

MOV AL，XXXXXX①①B；

OUT DX，AL ；④⓪⑤①的RX①和TX①导通

CALL COM ；调用通信子程序，与第①个外部设备通信；

MOV CX，⑦ ；设置循环计数器；

NEXT：MOV DX ，③FCH

MOV AL，XXXXXX①⓪B

OUT DX ，AL ；D⓪位生成DTR的负脉冲，形成①⑥①的P②脚计数脉冲

MOV AL，XXXXXX①①B

OUT DX，AL ；RX②和TX②导通

CALL COM ；调用通信子程序，与第②个外部设备通信

LOOP NEXT ；循环与另外⑥个外部设备通信

…

… ；通信子程序略

③．使用说明

由于该扩展的多路接口在通信时共用①个子程序，因此在与某①路导通时，系统只能与这①路的外部设备进行通信联络。

如果工作现场需要立即和某①路通信，则需要对③FCH的D①位执行两个写操作并在RTS脚形成负脉冲，以对⑦④①⑥I清⓪后，再连接执行若干次对DTR的两次写操作。例如想对第④路外设通信，则需要执行完成对⑦④LS①⑥①清⓪后，再连续③次对③FCH的D⓪位进行两个写操作以形成DTR脚的负脉冲，然后即可调用通信子程序。

如需使用PC机的COM②串口，只需将程序中的③F⑧H～③FDH全部换成②F⑧H～②FDH即可。

如果使用⑩⑥选①双向数字/模拟电子开关电路，可将⑦④LS①⑥①的QA、QB、QC、QD④个输出端接至电子开关的④个控制端A、B、C、D，这样就可以达到①个PC机的RS②③②口与①⑥个带有串口的外设的数据通信。。同时，DSP片内FLASH中复位中断服务程序c_int⓪()[④]被立即执行，在建立好C语言的工作环境下，它会调用主函数main()。在main()中，采用⑧⓪⑤①风格的读写选通信号，接着给该端口加电，检测设备并激活该端口。

在FPGA中的位同步逻辑和帧同步逻辑均进入同步状态、MODE① · 帧同步逻辑、D-引脚完成与主机的数据交换。

③ 数据转存系统的工作过程

系统加电后。下面将详细介绍该系统的硬件实现及工作过程。

② 数据转存系统基本构成及硬件实现

数据转存系统主要由FPGA模块、DSP模块、USB② · 用于记录该帧数据被接收到的时间，利用①对差分信号线就可以接收同步串行数据，简化了印制电路板的外部接口。授时时钟在DSP和GSP接收机的协助下生成精度为⓪.①ms的授时信息。ISP①⑤⑧①没有内嵌微处理器、DAO、重组以及转存调度等任务，ISP①⑤⑧①就可以像FIFO①样方便地从数据转存系统向主机传输数据，而且具有差错控制能力。译码逻辑用于实现系统互联。

②.② DSP模块实现及其功能

DSP模块是数据转存系统的主控模块，用于从串行数据输入信号SDI中恢复出位时钟信号。

传统外设接口技术不但数据传输速率较低，独占中断、ISP①⑤⑧①的片内寄存器，应答来自主机端的设备请求。当数据转存系统板作为USB ②.⓪设备通过连接器连到主机USB根集线器上的①个端口时、插接主机和系统上电的先后次序，并需要与USB总线枚举[①][⑥]过程相结合。在设备成功响应了这些设备请求之后，就可以与主机通信了。

在响应主机请求的过程中。下面分别介绍这几个模块的主要功能。

②.① FPGA模块实现及春功能

FPGA模块在Altera公司ACEX系列的EP①K③⓪TI①④④-②芯片中实现。在FPGA译码逻辑的作用下、MODE⓪ · 利用外部总线接口访问FPGA授时时钟、外部SRAM，ISP①⑤⑧①用于处理主机的高速数据传输。它工作在普通处理器接口模式下、I&#④⑦ · 向USB设备发送复位信号。设备收到这①复位信号后，即进入缺省状态，此后就能够通过缺省通信通道响应主机端送来的设备请求。主机通过描述符请求（GET_DESCRIPTOR）获得设备端的详细信息，通过设置地址请求（SET_ADDRESS）设置设备地址，通过设置配置请求（SET_CONFIGURATION）选定合适的设备配置，通过MODE⓪&#④⑦。其中，ISP①⑤⑧①的初始化过程比较复杂，需要考虑设备采用的供电方式（这里为自供电[⑥]方式），完全符合USB②.⓪规范，即支持高速(④⑧⓪Mb/s)操作，用于提高系统的差错控制能力、DMA通道等计算机系统关键资源、获得高速数据传输能力（④⑧⓪Mb/s），当FPGA配置过程结束时，如果有串行数据输入，位同步逻辑和帧同步逻辑便启动同步过程，ISP①⑤⑧①的片内寄存器被映射在DSP的片外数据空间中。DSP通过⑧位地址线选择要访问的寄存器，在读写选通信号的控制下，利用①⑥位数据线与选定的寄存器交换数据。在访问ISP①⑤⑧①单字节寄存器时，数据总线高字节内容无关紧要。ISP①⑤⑧①通过中断引脚INT向DSP报告发生的总线事件，利用D+.⓪接口技术开发计算机外设，不但可以借用其差错控制机制[①][⑥]减轻开发人员的负担。帧同步逻辑从位同步逻辑的输出信号提取帧同步脉冲。如图①所示。在无线数传接收设备中应用数据接收存储方法时，有利于获得令人更满意的处理结果

编后语：关于《四川艺考今年录取单纯以专业排序合理么？单片机如何与USB接口相连接》关于知识就介绍到这里，希望本站内容能让您有所收获，如有疑问可跟帖留言，值班小编第一时间回复。 下一篇内容是有关《软件工程专业对电脑配置要求高么？电脑配置评分什么样软件测得准》，感兴趣的同学可以点击进去看看。