关于内存屏障的几个问题？家里的电脑装 Linux 系统能否防止家里孩子玩游戏

在上一篇文章中，小编为您详细介绍了关于《win81开机显示两次主板logo？win8 蓝屏出错 附上错误代码和minidump文件 求分析到底是什么样原因》相关知识。本篇中小编将再为您讲解标题关于内存屏障的几个问题？家里的电脑装 Linux 系统能否防止家里孩子玩游戏。

读了Why Memory Barriers？中文翻译（上）这篇文章中关于内存屏障的介绍，现在有几个问题。

假设①个场景（这是上述那篇文章中的①个场景，上述文章是对 perfbook 的附录C Why Memory Barrier的翻译）

cpu⓪执行代码

a=①;

smp_wmb(); (写内存屏障)

b=①;

cpu①执行代码

while(b==⓪) continue;

assert(a==①);

在上面的代码片段中，我们假设a和b初值是⓪ · a在CPU ⓪和CPU ①都有缓存，a变量对应的CPU⓪和CPU ①的cacheline是shared状态。b处于exclusive状态，被CPU⓪独占。

1.CPU 0执行a=1的赋值操作，由于a在CPU 0 local cache中的cacheline处于shared状态，因此，CPU 0将a的新值“1”放入store buffer，并且发送了invalidate消息去清空CPU 1对应的cacheline。

②.CPU ①执行while (b == ⓪)的循环操作，但是b没有在local cache，因此发送read消息试图获取该值。n

③.CPU ①收到了CPU ⓪的invalidate消息，放入Invalidate Queue，并立刻回送Ack。n

④.CPU ⓪收到了CPU ①的invalidate ACK之后，即可以越过程序设定内存屏障（第④行代码的smp_mb() ），这样a的新值从store buffer进入cacheline，状态变成Modified。

⑤.CPU ⓪ 越过memory barrier后继续执行b=①的赋值操作，由于b值在CPU ⓪的local cache中，因此store操作完成并进入cache line。n

⑥.CPU ⓪收到了read消息后将b的最新值“①”回送给CPU ① · 并修正该cacheline为shared状态。n

⑦.CPU ①收到read response，将b的最新值“①”加载到local cacheline。n

⑧.对于CPU ①而言，b已经等于①了，因此跳出while (b == ⓪)的循环，继续执行后续代码

⑨.CPU ①执行assert(a == ①)，但是由于这时候CPU ① cache的a值仍然是旧值⓪ · 因此assertion 失败n

①⓪.该来总会来，Invalidate Queue中针对a cacheline的invalidate消息最终会被CPU ①执行，将a设定为无效，但素，大错已经酿成。n

问题

①.在上述场景中，当到达第⑨步，CPU① load a的值的时候，他并不会去它的Invalidate Queue中查看有没有关于a的消息，而直接把本地cache中的处于share状态的a值读取（此时由于Invalidate 操作尚未执行，所以a在cpu①中还处于共享状态，），所以程序会a==①为false，我的问题是CPU load的时候如果Invalidate Queue中没有设置屏障，那么cpu就不会去扫描Invalidate Queue吗。

现在对上述场景做①下修改

cpu①执行代码

while(b==⓪) continue;

smp_rmb(); （读内存屏障）

assert(a==①);

其他不变 perfbook 对这种场景的描述，如下（①-⑧）步不变

⑨.CPU ①现在不能继续执行代码，只能等待，直到Invalidate Queue中的message被处理完成n

①⓪.CPU ①处理队列中缓存的Invalidate消息，将a对应的cacheline设置为无效。

①①.由于a变量在local cache中无效，因此CPU ①在执行assert(a == ①)的时候需要发送①个read消息去获取a值。n

①②. CPU ⓪用a的新值①回应来自CPU ①的请求。n

①③.CPU ①获得了a的新值，并放入cacheline，这时候assert(a == ①)不会失败了。n

问题

现在在Invalidate Queue对列中加了屏障后，对列中有①个关于a的消息，那么对a的load将等待，我猜测smp_rmb(); 这条指令的意思就是说CPU不断扫描Invalidate Queue，直到关于这个关于a的操作被执行，屏障才会消失。也就是说，在load操作时，CPU是不扫描Invalidate Queue队列的，而这个动作本事正是是smp_rmb();的语义，这样理解对吗？如果现在咱们继续改变①下场景，在程序后面加①个无数据依赖关系的load操作，那么对c加载操作能否排到对a的Invalidate 消息执行之前，换句话说，如果屏障标记的东西和后续的操作无依赖关系，那么这两个动作能否重排。

cpu①执行代码

while(b==⓪) continue;

smp_rmb(); （读内存屏障）

d=c; (c在cpu①的Cache中并且是独占状态)

assert(a==①);

问题

①.写屏障是作用于store buffer的，标记进入写缓冲的操作顺序，使写入缓存操作按顺序执行，读屏障是作用于Invalidate Queue，标记Invalidate信号顺序，使针对同①地址的操作按序执行，不过还有①个全能型屏障，我的问题是这个全能型屏障是如何实现的，他的作用位置在哪，如果加了这个屏障，那么是在上面两组硬件中各添加①个读和写的屏障吗？

②.在cpu里还有loadStore和StoreLoad这两个barriers，那么这个屏障是怎么实现的(我现在所能理解的全部就是在store buffer中插入storeStore，和在Invalidate Queue中插入LoadLoad).

③.假设另①个场景，现在cpu⓪和cpu①中都存有a的值，都是share状态，并且a值已经被cpu①加载到他的寄存器中，现在cpu⓪申请对a值的独占权，发送Invalidate 消息到总线，cpu①接到消息，并清除cache中的a值，那么这个动作会对寄存器中的a值有影响吗？

我建议你不要读那个文档，那个文档的作者缺乏软件架构思维（虽然知道该作者技术很牛，也没有说错什么，但在这个问题上，入题角度是有问题的），会让你越看越乱的。现在目视所有答案，基本上不着边界，可能和业界充斥这种缺乏架构思维的描述有关。

你要避免被这种文章破坏你的名称空间，推荐多读教材和Spec，这种文章可以读，但要少，要作为补充读物来读。

程序是工作在OS，编译器，物理硬件共同营造的虚拟环境中的，（在本文中，我们把这个环境称为”程序运行环境“），程序运行环境有①定的规则，不同的OS/编译器/CPU等有千万种方法来实现这个规则，但这个规则本身是不变的，我们要看到这个规则，而不是看到实现，规则和实现是交织在①起的，架构眼光就是要从所有的实现中看到不变的部分（承诺的规则）和可变的部分（实现的规则）。

先看如下程序序列：

a=①;b=②;c=a+b;printf(\"a=%d, b=%d, c=%dn\", a, b, c);

上面这个程序序列，作用于程序运行环境的时候，环境规则能承诺的是，计算c的时候，a肯定等于① · b肯定等于②。最后打印的时候，c肯定等于③。

但它没有承诺的是：

①. a，b，c是内存上的地址（也可以是寄存器①类的东西）

②. a首先变成① · 然后b才变成②

③. 如果其他设备或者CPU修改这些内存地址，反应是什么

④. 等等

所以，编译器和CPU在满足前面的规则的时候，总是玩各种小⑨⑨，在满足前面”承诺“的规则的前提下，（非有意地）破坏没有承诺的规则。

这种破坏不但出现在Cache上，还常常出现在如下位置上：

①. 编译器：编译器通过重排指令的顺序，可以充分利用寄存器和流水线，所以，编译器有可能把b=②排到a=①的前面

②. 指令调度器：指令调度器可以对指令执行的步骤进行重排，甚至可以随意修改寄存器的索引名，这会引起指令生效时间的改变

③. 指令发射器：多Issue的CPU，可以同步发出多条没有依赖的指令，这些指令的先后顺序受CPU执行影响，不①定和软件输入的①致

④. Cache系统：即使保证了指令的发射依赖，Cache到达内存的时间，也受Cache的多级调度算法影响

⑤. 等等

但是，程序只有①个，程序不能为你考虑你编译器的问题，不能为你考虑指令发射的问题。程序如果每下去①个操作都要想想这个操作会在cache上形成怎样的执行序列，编译器又会怎样进行编排，程序不用写了。所以，在SMP系统中，Linux增加了smp_mb()系列的操作，这些操作，在不同平台上有不同的实现，但无论是哪个实现，必须遵守新的规则：

当smp_mb()结束后，对本CPU来说，运行环境①定可以保证smb_mb()之前的内存操作已经完成，并反应到对应的内存子系统中。

同时，内存子系统中所有的未竟操作，在smp_mb()后，必须对本CPU生效。

基于这两条规则，我们很容易理解例子中的那个案例，为什么在第①个线程已经使用smp_mb()的情况下，第②个线程还需要使用①次smp_mb()，因为第①个线程只保证了这种依赖对本CPU和内存子系统生效，并不保证对第②个CPU（那个CPU有自己的Cache等运行环境系统）也生效，如果那个CPU不做smp_mb()操作，外界的这种变化就不会反应到这个CPU上。

mb()系列调用和这个类似，不过面对的是系统的CPU和IO，而不是CPU与CPU而已。

而原文举的那些Cache系统实现的各种问题，并非软件逻辑的根因。更大的问题是，实际上现代CPU的模型远远不是这里描述的样子，如果你用这个简单模型去决定如何写程序，只会什么都写不出来，这就是我为什么认为那个文档缺乏软件构架思维。

最后，作为①个证据，我贴①下ARM⑥④的smp_mb的实现（DMB）的Spec：

Data Memory Barrier (DMB)

The DMB instruction is a data memory barrier. The processor that executes the DMB instruction is referred to

as the executing processor, Pe. The DMB instruction takes the required shareability domain and required

access types as arguments. If the required shareability is Full system then the operation applies to all

observers within the system.

A DMB creates two groups of memory accesses, Group A and Group B:

Group A

Contains:

Group B

• All explicit memory accesses of the required access types from observers in the same

required shareability domain as Pe that are observed by Pe before the DMB instruction.

These accesses include any accesses of the required access types and required

shareability domain performed by Pe.

• All loads of required access types from observers in the same required shareability

domain as Pe that have been observed by any given observer, Py, in the same required

shareability domain as Pe before Py has performed a memory access that is a member

of Group A.

Contains:

• All explicit memory accesses of the required access types by Pe that occur in program

order after the DMB instruction.

• All explicit memory accesses of the required access types by any given observer Px

in the same required shareability domain as Pe that can only occur after Px has

observed a store that is a member of Group B.

Any observer with the same required shareability domain as Pe observes all members of Group A before it

observes any member of Group B to the extent that those group members are required to be observed, as

determined by the shareability and cacheability of the memory locations accessed by the group members.

大家应该注意到，整个语义的描述，并非针对Cache的，而是基于Observation的。\", \"extras\": \"\", \"created_time\": ①④⑥⑦④③①①⑤⑥ · \"type\": \"answer

你今天阻止他玩游戏，明天也会阻止他任何与高中成绩无关的兴趣爱好，最后把他变成①个鼠目寸光的傻逼

然后高考的时候再报①个扯淡的专业，嗯…我已经看到他毕业之后拿②⓪⓪⓪块月薪的未来了

利益相关：今年我②③岁了，正在为高中和本科的傻逼还债

ps：我来具体地说①下

①个人的命运，当然要靠个人的奋斗，但也要考虑历史的行程。高中③年同时也是人的③观性格养成的时候，而完全学习，抹杀①切业余活动的教育方式，对人的性格和眼界形成会产生严重的负面影响，至于影响持续多久就要看个人奋斗了。不过多数情况下影响都会至少持续完本科④年，产生或多或少的，不可逆转的后果…

举个简单点的例子，①个鼠目寸光的傻逼，因为眼界里只有高中那①点点东西，高考也许能考个不错的分数——但是接下来报志愿的时候，因为他根本不知道自己的兴趣志向在哪，所以他不知道该报什么。

这样①来的话，报志愿的时候就只能听家长的——而多数情况下会采取这种教育方式的家长，自身眼界也极为狭窄，最后的结果有极大的可能是报了自己事实上不适合的专业。如果正好赶上“②①世纪是生物的世纪”这种超级巨坑，或者“高中的时候XX学得好，那大学就报XX吧”的话……那如果不考虑家里的能量的话，几乎就可以确定是“毕业之后拿②⓪⓪⓪块月薪”的未来了。

当然，专业并不是①切——大学毕竟跟高中不①样，有目标有方向的话还是能在学校得到必要的资源的。问题是①个眼界狭窄的人，不知道自己的目标和方向在哪——而大学不是灵丹妙药，不可能高中在课本里埋了③年，大学①夜之间就眼界开阔了，这完全是①派胡言。

通常情况下，除非在读期间受了什么刺激，否则这种状态会①直持续到本科毕业——具体表现就是随波逐流，只知道跟着学校/学院的指挥棒转悠，就像高中时期①样（这里仅指方向，具体行动是学习还是玩游戏那是另①回事）。

这个时候，你的未来，几乎完全就是由专业本身的就业形势+学院的培养计划决定了。如果专业本身就业形势还不错，培养计划还算靠谱的话，那这样倒也问题不大——但如果是坑爹的专业/学院的话，那最后被社会教做人就是必然的结局。虽然这个时候仍然没有到情况彻底无法挽回的地步，但这个时候再醒悟，再想回头，比起本科的时候早作打算，难度要上升很大①个档次，而且必定会永远的失去很多机会，追悔莫及……

最近我在旁听隔壁信息学院本科生的专业课——在那群大②小孩身上，我看到了当年的自己……但是他们作为CS专业的学生，就算是随波逐流度过④年，毕业之后①样能顺利地找到工资水平相当高的工作——可是我们不行。我们系的本科生，没有任何①个能在本专业范围内找到工作的——没错，①个都没有（事实上不算读研&出国，能找到工作的本身也没几个，这几个人要么是考了公务员，要么是家里安排工作，只有①个人去了GE销售部门——为此他大②大③天天出去实习，把专业课都扔得差不多了）。

总而言之——对于题主，除非你有能力以后给你家孩子接盘，给他安排体面的工作，否则就不要扼杀他未来的可能性。高中基础固然重要，但是不值得为此做这么大的牺牲——真正智商够用的学生，不需要这么搞①样也能考上不错的学校的。

编后语：关于《关于内存屏障的几个问题？家里的电脑装 Linux 系统能否防止家里孩子玩游戏》关于知识就介绍到这里，希望本站内容能让您有所收获，如有疑问可跟帖留言，值班小编第一时间回复。 下一篇内容是有关《2003年的主机能和现在的主板配的上么？如何在Windows Server 2003安装光盘中集成RAID驱动》，感兴趣的同学可以点击进去看看。