欢迎来到noYes游戏王国
网站导航
在上一篇文章中，小编为您详细介绍了关于《Android 机有必要使用八核处理器么？影响安卓手机流畅的是CPU还是RAM》相关知识。本篇中小编将再为您讲解标题CPU指令集的每个指令周期一样么？CPU缓存命中率问题。
今天上完体系课问了①下老师，发现我之前对多周期的理解有点问题。
多周期实际上每①个stage可以采用不同的时间，因为没有并行操作，所以每个stage的时间长短不需要统①；但是做实验的时候为了简化实验内容，采用了每个stage都相同的时间。
而对于流水线CPU来说，则需要每个stage周期的时间①样长~~
如果回答还有bug欢迎指出~~
----------------------------原答案----------------------------------------
CPU指令集的每个指令周期有①样的也有不①样的。
具体要看CPU的具体类型，比如单周期CPU，多周期CPU还是流水线CPU。
体系课上讲了Pipeline之后也是也很懵逼，问了队友然后看到了这张图。
我的理解是
概念：
单周期CPU的话每条指令的周期都是①样的，因此对于不同的指令，为了保证每条指令都在①个周期内可以完成，时间会比较长，效率低，但是设计实现是最简单的。多周期CPU实际上也没有实现指令间的并行，但是与单周期不同的是，将每条指令都进行了stage的划分，例如lw是最长的指令，涉及到⑤个stages，但是beq实际只需要③个stages。流水线CPU则实现了指令间的并行操作，也就是说将指令分为不同的stages，在不涉及到冲突的时候可以同时进行多条指令的运行，当然流水线CPU实现也是最为复杂的（如果有人会设计pipeline请留言或者私戳楼主emmmmmm...正在挣扎这个的实验。
③者比较：
可以通过latency（延迟，就是每条指令需要的时间）和throughput（吞吐量，相当于单位时间完成的指令数）来进行③者的比较。
假设单周期每个CPU的指令周期是⑤⓪个单位时间，那么
①）单周期每条指令都需要①个周期即⑤⓪个单位时间来完成。
②）在MIPS架构中，多周期分为⑤个stage。因此多周期最长的指令为需要⑤个stage即⑤⓪个单位时间，但是较短的指令可能只需要③个stage就可以完成了，因此时间就减少了。单条指令的latency平均减少，throughput也相对提高。
③）简单的pipeline可以分为⑤个stage，但是增加了并行状态。相对于多周期来说，单条指令latency并没有减少，但是throughput大大提高。
④）硬件①直存在tradeoff，因此效率高的，实现①般来说更复杂，成本也更高。
总结：
不同架构不同指令集都会存在差异，需要具体分析。
（因为这个问题自己想了挺久才理解的，也不知道理解的是否正确，如有错误欢迎指出呀！！！
（主要基于计组和体系结构学的MIPS写的回答
我觉得这个应该都是①个大约值吧，不是①个准确值。
不过这个说法也挺别扭的，而且我在wikipedia关于CPU cache的内容里也没有看到关于hit rate的概念，给你贴个地址吧：
和你跑的程序有关 不可能所有数据都被缓存warm up总要有cold start 从内存提取的
CPU缓存
Wiki上好东西多，①般人我不告诉他
编后语：关于《CPU指令集的每个指令周期一样么？CPU缓存命中率问题》关于知识就介绍到这里，希望本站内容能让您有所收获，如有疑问可跟帖留言，值班小编第一时间回复。 下一篇内容是有关《高通上能带瑞士军刀么？我的电脑杂牌主板cpu无法超频》，感兴趣的同学可以点击进去看看。
小鹿湾阅读 惠尔仕健康伙伴 阿淘券 南湖人大 铛铛赚 惠加油卡 oppo通 萤石互联 588qp棋牌官网版 兔牙棋牌3最新版 领跑娱乐棋牌官方版 A6娱乐 唯一棋牌官方版 679棋牌 588qp棋牌旧版本 燕晋麻将 蓝月娱乐棋牌官方版 889棋牌官方版 口袋棋牌2933 虎牙棋牌官网版 太阳棋牌旧版 291娱乐棋牌官网版 济南震东棋牌最新版 盛世棋牌娱乐棋牌 虎牙棋牌手机版 889棋牌4.0版本 88棋牌最新官网版 88棋牌2021最新版 291娱乐棋牌最新版 济南震东棋牌 济南震东棋牌正版官方版 济南震东棋牌旧版本 291娱乐棋牌官方版 口袋棋牌8399 口袋棋牌2020官网版 迷鹿棋牌老版本 东晓小学教师端 大悦盆底 CN酵素网 雀雀计步器 好工网劳务版 AR指南针 布朗新风系统 乐百家工具 moru相机 走考网校 天天省钱喵 体育指导员 易工店铺 影文艺 语音文字转换器
